• お問い合わせはこちらから: 092-292-9169

Spectrometer

Varsile分光システム

Varsile分光システムは、先進的なダイレクトデジタルRF方式を採用しており、アナログ方式にありがちな頻繁な位相・オフセット・バランス調整からユーザーを解放します。大容量受信バッファを備えており、あらゆるシークエンスを柔軟に実行可能です。

ホストPCとの接続には高速インタフェースとして定評のあるUSB3.0を採用しており、USB2.0のシステムと比較して4倍以上の速度向上が図られています。

 

 

Varsileシングルシステム

Varsileシリーズは現在Level.2が利用可能であり、シングルシステムでは下記の3種類がご利用できます。

AXシステム
0.1~30MHz帯をカバーするベーシックなシステムです。ダイレクトデジタルRF方式の恩恵を最大限に受けることができます。グラジエント出力は標準で3ch、オプションでさらに1ch追加することができます。

DuO-Xシステム
40~200MHz帯をカバーするシンプルな分光システムです。もっともコストパフォーマンスに優れています。

DuO-DDXシステム
5~1100MHzという広帯域をカバーできるデジタルダブルへテロダイン方式を採用したシリーズ最高峰のシステムです。ハイエンド測定ソリューションに適しています。

 

Varsileマルチシステム

最高精度0.1ppbを保証する超高安定度の基準発信器が利用可能な、多周波数の計測に最適なシステムです。ベースステーションにRFカードを追加するというわかりやすいシステムで将来的な拡張も容易です。標準で10チャンネルに対応できます。

シークエンサはマスター/スレーブ方式を採用しており、自由度の高いパルスプログラミングが可能です。

オプションで3chのグラジエント出力を利用できます。イメージングなどの用途にも最適です。

利用可能なRFカードは、シングルシステムに準じて[AX][DX][DDX]の3種類になります。

 

システム組み込み例

弊社のVarsileシステムは、DNPイメージングシステムであるKeller、Darwvinにおいてベースシステムとして利用され、安定した画質を実現しています。また、MR VivoLVA®では国産システムとして数多くのシークエンス、プロトコールを提供しており利用者の要望を反映し日々進化しています。

標準的なMR用途のために、Medalist™ソフトウェアを利用することができます。スペクトル取得・2D、3D画像化がワンパッケージで実施可能です。Medalist™ソフトウェアは有償で分光システムとともに購入することができます。

 

主な仕様
Varsile Digital RF Console Series Specification (HARDWARE)
Receiver RF-ADC 80MSPS/16bit
Clock Source LVPECL(Appature jitter <140fs)
FIR 2-stage
FIR-Filter 1MHz,300kHz,100kHz,30kHz,10kHz
ADC-Blanking Available
Sampling Rate up to 4MSPS
Channel 1
Record Len 1048576
Data Format 64bit signed
Dynamic Range >108dB
Frequency Range Depend on Series

[AX] 0.1-30 MHz

[DX] 40-200 MHz

[DDX] 5-1100 MHz
Buffer Memory 8Mpoint
Decode On the fly
Max Saturation Input +16dBm
Transmitter RF-DAC 320MSPS/16bit
Clocl Source LVPECL(Apparture jitter <140fs)
MOD Rate 10MSPS
Freqnency Range Depend on Series

[AX] 0.1-30 MHz

[DX] 40-200 MHz

[DDX] 5-1100 MHz
Amplitude Control 16bit liner
Channel 1
Max Peak Output +13dBm (w/o Output attenuator)
TTL Low-level <100mV
High-Level >4.7V
Polarity Selectable(pos/neg)
Channel Available 5
Gradient DAC 1MSPS/16bit
Channel 3+1
Output +/-5V (10V option)
Output Type Unbalance/Balance
Eddy CC Floating Digital ECC Support
Clock Clock Source 10MHz/TCXO
Accuracy <0.27ppm
Frequency Gen Low-jitter PLL(1.92GHz Base)
Clock Distribution LVPECL
Processor Core Clock 50MHz
Timing Resolution 100ns
Instruction Code 64bit
Number of Register 32
Memory type DDR2-800 1GBitx2
Interface HOST-Interface USB2.0 High-speed
General Support Frequency 0.1-20MHz
Supply Power AC100V/1phase 3A
External Trigger Isolated single channel